Jornadas
ISTEC, Montevideo
Agenda detallada del "Taller
y experiencias en diseño electrónico digital"
Lunes 11 de noviembre de
2001, 9:30 a 12:30hs.
Experiencias locales de
la Universidad de la Republica y de la ORT
-
Interfaz
SPI Master (english
version). L. Vidal, P. Rotela, Universidad de la Republica.
Diseño en VHDL de un módulo
reusable para un bloque master de una interfaz SPI (Serial Peripheral Interface)
de uso común en muchos microcontroladores, conversores A/D, sensores
de temperatura, tarjetas de memorias flash, etc.
-
Utilización conjunta del microcontrolador
8031 y la FPGA 4010XL en la placa XESS XS40. D. Saez, S. Miller, ORT.
-
Analizador
Lógico . R. Suárez, M. Puig, Universidad de
la Republica.
Bloque parametrizable (FPGA) analizador
lógico y generador de patrones con condiciones de disparo configurables.
-
Diseño VHDL de una celda programable
para la confección de filtros digitales. D. Tejera, S.
Paz, J. Louzao, ORT.
-
Tabla
de ruteo IP (english
version). A. Rancaño, F. Viñar, Universidad
de la Republica.
Implementación hardware (FPGA)
de un algoritmo de ruteo IP con tiempo de búsqueda acotado. Se implementaron
los algoritmos de inserción de rutas y búsqueda.
-
Diseño de una arquitectura para el
cálculo de una transformada wavelet. J.P.
Deschamps, G. Bellora, ORT.
-
Hidrófono
e interfaz GPIB . J. Camacho, O. Pereyra, Universidad de
la Republica.
Interfaz GPIB (IEEE-488) y control de
motores de paso en FPGA. El diseño realizado acepta comandos por
el bus GPIB y de acuerdo a eso controla la posicion de tres motores.
-
Desarrollo de un Holter de estado sólido
utilizando MMC2001 (MCore). J. Borca, R. Duarte, J. Rodríguez,
Universidad de la Republica.
-
Desarrollos con Interfaz PCI . J. P. Oliver, S. Fernández, Universidad de la Republica.